SEMICONDUCTOR INTEGRATED CIRCUIT

Publication number: JP11307725
Publication date: 1999-11-05

Inventor:

KOSHIBA YUICHI

Applicant:

MITSUBISHI ELECTRIC CORP

Classification:

- - international:

G06F9/32; H01L21/822; H01L27/04; G06F9/32; H01L21/70; H01L27/04; (IPC1-7): H01L27/04;

G06F9/32; H01L21/822


- European:

Application number: JP19980111202 19980421 Priority number(s): JP19980111202 19980421

Report a data error here

Abstract of **JP11307725**

PROBLEM TO BE SOLVED: To obtain a semiconductor integrated circuit allowing a general-purpose controller to be used as a controller formed in the semiconductor integrated circuit, together with logic devices. and cost to be reduced. SOLUTION: This semiconductor integrated circuit is such that specified memory area values of a register file 23 is transferred to registers 42A, 42B in a programmable logic part 3 via source operand buses 24A, 24B, based on a data transfer instruction, a programmable array 41 executes specified operations of these values transferred to the registers 42A, 42B and stores the operation result in a register 42C and the values stored in the register 42C are transferred to specified memory areas of the register file 23, based on a data transfer instruction.



Data supplied from the esp@cenet database - Worldwide

(19)日本国特許庁(JP)

(12) 公開特許公報(A)

(11)特許出顧公開番号

特開平11-307725

(43)公開日 平成11年(1999)11月5日

				•	
(51) Int.Cl.*		識別記号	FΙ		
HO1L	27/04		H01L	27/04	v
	21/822		G06F	9/32	360A
G06F	9/32	360			

審査請求 未請求 請求項の数8 OL (全 11 頁)


(21)出竄番号	特願平10-111202	(71)出頭人	000006013 三菱電機株式会社		
(22)出顧日	平成10年(1998) 4月21日		東京都千代田区丸の内二丁目2番3号		
		(72)発明者	小衆 優一 東京都千代田区丸の内二丁目2番3号 三 菱電機株式会社内		
		(74)代理人	弁理士 田澤 博昭 (外1名)		
		ţ			
		1			
		1			
		1			

(54) 【発明の名称】 半導体集積回路

(57)【要約】

【課題】 コントローラと論理デバイスとが同一のチップダイに形成される場合に、汎用コントローラをそのまま使用することが困難であった。

【解決手段】 データ転送命令に基づいてレジスタファイル23の所定の記憶領域の値が、ソースオペランドバス24A, 24Bを介してプログラマブルロジック部3のレジスタ42A, 42Bに転送される。プログラマブルロジックアレイ41は、レジスタ42A, 42Bに値が転送されると、それらの値に対して所定の演算を実行し、その演算の結果をレジスタ42Cに格納する。そして、レジスタ42Cに記憶された値は、データ転送命令に基づいて、レジスタファイル23の所定の記憶領域に転送される。



23: レジスタファイル 24A,24B: ソースオペランドパス (内部パス) 24C: デスティネーションパス (内部パス) 41: プログラマブルロジックアレイ (論理デバイス演算部) 42A,42B,42C: レジスタ

【特許請求の範囲】

【請求項1】 同一のチップダイに、所定の命令セット に基づいてプログラムに従って供給される命令に応じて 動作するコントローラと、入力されるデータに対して所 定の演算を実行する論理デバイスとを備えた半導体集積 回路において、

前記コントローラは、汎用コントローラの命令セットだ けに基づいて、前記論理デバイスに対するデータの授受 を実行することを特徴とする半導体集積回路。

【請求項2】 論理デバイスは、入力されるデータを記 10 【請求項8】 同一のチップダイに、所定の命令セット 憶するレジスタまたはメモリを有し、

コントローラは、前記コントローラ内部のレジスタまた はメモリに対して実行するデータの授受の命令と同一の 命令に基づいて、前記論理デバイスの前記レジスタまた はメモリに対してデータの授受を実行することを特徴と する請求項1記載の半導体集積回路。

【請求項3】 論理デバイスのレジスタまたはメモリ は、コントローラの内部バスに接続され、

前記コントローラは、前記内部バスに接続され所定の命 令セットの各命令に対応する演算を実行する演算部と、 前記内部バスに接続されたレジスタファイルとを有し、 前記内部バスを介して前記論理デバイスのレジスタまた はメモリに対してデータの授受を実行することを特徴と する請求項2記載の半導体集積回路。

【請求項4】 論理デバイスは、コントローラのシステ ムバスに接続され前記入力されるデータを記憶するレジ スタまたはメモリを有し、

前記コントローラは、前記システムバスに接続された周 辺回路との間で実行するデータの授受の命令と同一の命 令に基づいて、前記論理デバイスのレジスタまたはメモ 30 リに対してデータの授受を実行することを特徴とする請 求項1記載の半導体集積回路。

【 請求項5 】 システムバスに接続されたメモリと、コ ントローラとは独立に動作し、前記メモリと論理デバイ スとの間のデータの入出力を制御するスレーブコントロ ーラとを備えることを特徴とする請求項4記載の半導体 集積回路。

【請求項6】 論理デバイスは、リコンフィギュラブル 論理デバイスであり、

バイスの構成を変更することを特徴とする請求項5記載 の半導体集積回路。

【調求項7】 所定の第1および第2のバスにそれぞれ 接続され、演算命令に対応する2つのオペランドのデー タをそれぞれ記憶する第1 および第2 のメモリを備え、 論理デバイスは、前記第1のバスに接続された第1のレ ジスタと、前記第2のバスに接続された第2のレジスタ と、前記第1および第2のレジスタの値に対して所定の 演算を実行する論理デバイス演算部とを有し、

前記コントローラは、前記第1のバスに接続された第3 50 して演算機能を変更することが可能なリコンフィギュラ

のレジスタと、前記第2のバスで接続された第4のレジ スタと、前記演算命令に対応する演算を前記第3 および 第4のレジスタの値に対して実行する演算部とを有し、 前記第3 ねよび第4のレジスタに対して実行するデータ 転送の命令と同一の命令に基づいて、前記第1および第 2のバスを介して、前記第1および第2のメモリから前 記論理デバイスの前記第1および第2のレジスタへのデ ータ転送を実行することを特徴とする請求項1記載の半 導体集積回路。

に基づいてプログラムに従って供給される命令に応じて 動作するコントローラと、入力されるデータに対して所 定の演算を実行する論理デバイスとを備えた半導体集積 回路において、

前記コントローラは、所定の命令セットの各命令に対応 する演算を実行する演算部と、前記演算における2つの オペランドのデータを記憶する2つのレジスタと、前記 2つのレジスタに記憶されたオペランドのデータを、命 令の種類に応じて、前記論理デバイスおよび前記演算部 20 のいずれか一方に供給する供給手段と、前記命令の種類 に応じて前記論理デバイスによる演算の結果または前記 演算部による演算の結果をその命令に対する演算結果と して出力する出力手段とを有し、

前記論理デバイスは、前記供給手段により供給されたオ ペランドのデータに対して所定の演算を実行し、その演 算の結果を前記出力手段に出力することを特徴とする半 導体集積回路。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】との発明は、同一のチップダ イに、所定の命令セットに基づいてプログラムに従って 供給される命令に応じて動作するコントローラと、入力 されるデータに対して所定の演算を実行する論理デバイ スとを備えた半導体集積回路に関するものである。 [0002]

【従来の技術】図8は例えば「Garp: A MIPS Processor with a Reconfigurable Coprocessor」 (J. Haus erおよびJ. Wawrzynek著、Proceedings of the IEEE Symposium on Field Programmable Custom C スレーブコントローラは、リコンフィギュラブル論理デ 40 cmputing Machines 、4月16~18日、1997年) に記載の従来の半導体集積回路の構成を示すブロック図 である。図において、201は従来の半導体集積回路で あり、202はこの半導体集積回路201に接続された メモリである。

> 【0003】半導体集積回路201において、211 は、MIPS-II命令セットにリコンフィギュラブル アレイ212とのデータの授受のための命令を追加した 拡張命令セットに基づいて動作するプロセッサであり、 212は、外部からの所定の命令に応じて回路を再構成

ブルアレイであり、213は、メモリ202、プロセッ サ211およびリコンフィギュラブルアレイ212に接 続され、メモリ202からプロセッサ211またはリコ ンフィギュラブルアレイ212に供給されるデータやプ ロセッサ211またはリコンフィギュラブルアレイ21 2による演算の結果を一時的に記憶するデータキャッシ ュであり、214は、プロセッサ211に供給される命 令を一時的に記憶するインストラクションキャッシュで

【0004】なお、このコントローラにおいて使用され 10 たはメモリに対してデータの授受を実行するものであ るMIPS-II命令セットには、例えば、リコンフィ ギュラブルアレイ212にデータを供給するための拡張 命令として「mtga」が追加され、リコンフィギュラ ブルアレイ212からデータを読み出すための拡張命令 として「mfga」が追加されている。

【0005】次に動作について説明する。まず、プロセ ッサ211は、拡張命令以外の命令が供給された場合に は、その命令に応じて演算やデータキャッシュ213 (またはメモリ202)とのデータの授受などの通常の サ211は、リコンフィギュラブルアレイ212を制御 するための拡張命令が供給された場合、その拡張命令の 種類に応じた処理をリコンフィギュラブルアレイ212 に対して実行する。

【0006】例えば拡張命令「mtga」が供給された 場合、プロセッサ211は、プロセッサ211内のデー タをリコンフィギュラブルアレイ212に供給し、拡張 命令「mfga」が供給された場合には、リコンフィギ ュラブルアレイ212に記憶されているデータを読み出 す。

[0007]

【発明が解決しようとする課題】従来の半導体集積回路 は以上のようにリコンフィギュラブルアレイ212はブ ロセッサ211とは独立に構成されているので、両者の 間でデータの授受を行う場合には汎用コントローラ用の 命令セットの他にリコンフィギュラブルアレイ212へ のデータ転送用の拡張命令を実行しなければならず、汎 用コントローラをプロセッサ211やキャッシュ21 3. 214などとしてそのまま使用することが困難であ 題があった。

【0008】この発明は上記のような課題を解決するた めになされたもので、拡張命令を導入することなく汎用 コントローラ用の命令セットだけを使用して、コントロ ーラとともに設けられている論理デバイスとの間のデー タの授受を実行するようにしたので、論理デバイスとと もに半導体集積回路に形成するコントローラとして汎用 コントローラを使用することができ、コストを低減する ことができる半導体集積回路を得ることを目的とする。 [0009]

【課題を解決するための手段】この発明に係る半導体集 積回路は、コントローラが、汎用コントローラの命令セ ットだけに基づいて、論理デバイスに対するデータの授 受を実行するものである。

【0010】との発明に係る半導体集積回路は、論理デ バイスが、入力されるデータを記憶するレジスタまたは メモリを有し、コントローラが、コントローラ内部のレ ジスタまたはメモリに対して実行するデータの授受の命 令と同一の命令に基づいて、論理デバイスのレジスタま る。

【0011】との発明に係る半導体集積回路は、論理デ バイスのレジスタまたはメモリが、コントローラの内部 バスに接続され、コントローラが、内部バスに接続され 所定の命令セットの各命令に対応する演算を実行する演 算部と、内部パスに接続されたレジスタファイルとを有 し、内部バスを介して論理デバイスのレジスタまたはメ モリに対してデータの授受を実行するものである。

【0012】との発明に係る半導体集積回路は、論理デ コントローラと同様の処理を実行する。一方、プロセッ 20 バイスが、コントローラのシステムバスに接続され入力 されるデータを記憶するレジスタまたはメモリを有し、 コントローラが、システムバスに接続された周辺回路と の間で実行するデータの授受の命令と同一の命令に基づ いて、論理デバイスのレジスタまたはメモリに対してデ ータの授受を実行するものである。

> 【0013】との発明に係る半導体集積回路は、システ ムバスに接続されたメモリと、コントローラとは独立に 動作し、メモリと論理デバイスとの間のデータの入出力 を制御するスレーブコントローラとを備えるものであ 30 る。

【0014】との発明に係る半導体集積回路は、論理デ バイスが、リコンフィギュラブル論理デバイスであり、 スレーブコントローラが、リコンフィギュラブル論理デ バイスの構成を変更するものである。

【0015】との発明に係る半導体集積回路は、所定の 第1および第2のパスにそれぞれ接続され、演算命令に 対応する2つのオペランドのデータをそれぞれ記憶する 第1および第2のメモリを備え、論理デバイスが、第1 のパスに接続された第1のレジスタと、第2のパスに接 り、回路のコストを低減することが困難であるなどの課 40 続された第2のレジスタと、第1および第2のレジスタ の値に対して所定の演算を実行する演算部とを有し、コ ントローラが、第1のパスに接続された第3のレジスタ と、第2のバスで接続された第4のレジスタと、演算命 今に対応する演算を第3および第4のレジスタの値に対 して実行する演算部とを有し、第3および第4のレジス タに対して実行するデータ転送の命令と同一の命令に基 づいて、第1および第2のバスを介して、第1および第 2のメモリから論理デバイスの第1および第2のレジス タへのデータ転送を実行するものである。

50 【0016】 この発明に係る半導体集積回路は、コント

ローラが、所定の命令セットの各命令に対応する演算を 実行する演算部と、演算における2つのオペランドのデ ータを記憶する2つのレジスタと、2つのレジスタに記 憶されたオペランドのデータを、命令の種類に応じて、 論理デバイスおよび演算部のいずれか一方に供給する供 給手段と、命令の種類に応じて論理デバイスによる演算 の結果または演算部による演算の結果をその命令に対す る演算結果として出力する出力手段とを有し、論理デバ イスが、供給手段により供給されたオペランドのデータ に対して所定の演算を実行し、その演算の結果を出力手 10 段に出力するものである。

[0017]

【発明の実施の形態】以下、この発明の実施の一形態を 説明する。

実施の形態1. 図1は、この発明の実施の形態1による 半導体集積回路の構成例を示すブロック図であり、図2 は、図1の半導体集積回路の命令実行部11とプログラ マブルロジック部3の詳細な構成を示すブロック図であ る。図において、1は1つのチップダイにコントローラ 2とプログラマブルロジック部3が形成された半導体集 20 積回路である。2は汎用コントローラ(例えば汎用のマ イクロコントロールユニット、マイクロプロセシングユ ニット、デジタルシグナルプロセッサ)と同様な回路構 成のコントローラであり、3は、外部からの所定の命令 に応じて回路を再構成して演算機能を変更することが可 能な例えばプログラマブルロジックデバイス、フィール ドプログラマブルゲートアレイなどのプログラマブルロ ジック部 (論理デバイス) である。

【0018】 コントローラ2において、11は、インス ドして、その命令に対応する処理を実行する命令実行部 であり、13は、命令実行部11、データメモリ14お よび周辺ロジック部18の間でデータの授受を実行する ときに使用されるシステムバスとしてのデータバスであ り、14は、各種データや演算結果などを記憶するデー タメモリであり、15は、インストラクションメモリ1 6から命令を命令実行部11に供給するときに使用され るインストラクションバスであり、16は、所定のプロ グラムに対応する一連の命令を一時的に記憶するインス トラクションメモリであり、17は、システムバスとし 40 てのデータパス13、およびインストラクションパス1 5を制御するバスコントローラであり、18は、データ バス13を介して命令実行部11に接続され、タイマな どの周辺回路を有する周辺ロジック部である。

【0019】命令実行部11(図2)において、21は 算術論理演算器(以下、ALUという)であり、22 は、ALU21からのデータを適宜所定のピット数だけ シフトするシフタであり、23はレジスタファイルであ り、24Aおよび24Bは、命令実行部11の内部バス

れぞれ接続され、ALU21にデータを供給するときに 使用されるソースオペランドバスであり、24Cは、命 令実行部11の内部バスであって、シフタ22およびレ ジスタファイル23に接続され、シフタ22からのデー タをレジスタファイル23などに出力するときに使用さ れるデスティネーションバスである。なお、命令実行部 11には、汎用コントローラのものが使用され、この 他、図示せぬ命令レジスタ、命令デコーダ、プログラム カウンタなどが設けられている。

【0020】プログラマブルロジック部3(図2)にお いて、41は、レジスタ42A、42Bに記憶されたデ ータに対して所定の演算を実行し、その演算の結果をレ ジスタ42Cに記憶させるプログラマブルロジックアレ イ(論理デバイス演算部)であり、42Aおよび42B は、ソースオペランドバス24A、24Bにそれぞれ接 続され、レジスタファイル23からのデータを記憶する レジスタであり、42Cは、デスティネーションパス2 **4Cに接続され、プログラマブルロジックアレイ4**1に よる演算の結果を記憶するレジスタである。

【0021】次に動作について説明する。ここで、命令 実行部11により処理される命令について説明する。な お、下記の命令は、汎用コントローラにおいて通常使用 されるものであり、ここでは、代表的な名称を付してい

【0022】まず、オペランドのない命令として、NO P命令などがある。NOP命令は、特に演算を指定する ものではなく、1クロックサイクルの間待機させるため の命令である。

【0023】2オペランド命令として、LD命令、ST トラクションバス15を介して供給される命令をデコー 30 命令、TFR命令などがある。LD命令は、「LD src d st」と記述され、オペランドsrcで指定されるメモリ の値を、オペランドdstで指定されるレジスタにロー ドする命令であり、ST命令は、「ST src dst」と記述 され、オペランドSrcで指定されるレジスタの値を、 オペランドdstで指定されるメモリにストアする命令 であり、TFR命令は、「TFR src dst 」と記述され、 オペランドsrcで指定されるレジスタの値を、オペラ ンドdstで指定されるレジスタに転送する命令であ

【0024】3オペランド命令として、ADD命令、M PY命令、MAC命令などがある。ADD命令は、「AD D src0 src1 dst 」と記述され、オペランドSrc0で 指定されるレジスタの値とオペランドsrc 1 で指定さ れるレジスタの値との和を計算し、オペランドdstで 指定されるレジスタに格納する命令であり、MPY命令 は、「MPY src0 src1 dst 」と記述され、オペランドs rc0で指定されるレジスタの値とオペランドsrc1 で指定されるレジスタの値との積を計算し、オペランド dstで指定されるレジスタに格納する命令であり、M であって、ALU21およびレジスタファイル23にそ 50 AC命令は、「MAC src0 src1 dst dst 」と記述され、

オペランドsrc0で指定されるレジスタの値とオペラ ンドsrclで指定されるレジスタの値との積を計算 し、その積を、オペランドdstで指定されるレジスタ の値に累積させる命令である。

【0025】なお、上記命令は、この実施の形態による 回路の動作の説明に使用するものであり、命令セットに 含まれる命令は特にこれらの命令のみに限定されるもの ではない。

【0026】次に、上記命令に基づいて動作を説明す る。命令実行部11のALU21およびシフタ22によ 10 命令セットだけを使用して、コントローラとともに設け り演算を行う場合には、ADD命令、MPY命令、MA C命令などの演算命令がインストラクションバス15を 介して命令実行部 1 1 の図示せぬ命令レジスタに供給さ れる。それらの演算命令は、図示せぬ命令デコーダによ りデコードされる。そして、命令デコーダからの制御信 号に従ってALU21およびシフタ22が動作する。例 えば、R1、R2およびR3をレジスタファイル23の 所定の記憶領域としたときに「ADD RIR2 R3」という命 令が供給された場合には、ALU21は、レジスタファ を演算し、その演算結果をシフタ22を介して記憶領域 R3に格納する。

【0027】一方、プログラマブルロジック部3により 演算を行う場合には、レジスタ間のデータ転送命令がイ ンストラクションバス15を介して命令実行部11の図 示せぬ命令レジスタに供給される。それらの命令は、図 示せぬ命令デコーダによりデコードされる。命令デコー ダからの制御信号に従ってレジスタファイル23の所定 の記憶領域の値が、ソースオペランドバス24A、24 A. 42Bに転送される。

【0028】ブログラマブルロジック部3のプログラマ ブルロジックアレイ41は、レジスタ42A、42Bに 値が転送されると、それらの値に対して所定の演算を実 行し、その演算の結果をレジスタ42Cに格納する。

【0029】そして、レジスタ420に記憶された値 は、命令実行部11に供給されるデータ転送命令に基づ いて、レジスタファイル23の所定の記憶領域に転送さ れる。したがって、例えば次のようにプログラムを記述 しておけば、命令実行部11によりプログラマブルロジ 40 であり、62は、アドレスバス71に接続され、データ ック部3が使用される。なお、CCで、R1、R2およ びR3をレジスタファイル23の所定の記憶領域とし、 RA、RBおよびRCをプログラマブルロジックに設け られたレジスタ42A、42B、42Cとする。

TFR R1 RA

TFR R2 RB

NOP

TFR RC R3

【0030】すなわち、「TFR RL RA」および「TFR R2 RB 」という記述に基づいて、命令実行部11のレジス 50 1は、ブログラマブルロジック部3にデータを供給し、

タファイル23からプログラマブルロジック部3のレジ スタ42A、42Bにデータが転送され、「NOP」に基 づいて1クロックサイクルの期間だけ待機した後、「TF RRCR3」という記述に基づいて、プログラマブルロジ ック部3のレジスタ42Cからレジスタファイル23 に、プログラマブルロジック部3により演算の結果が転

【0031】以上のように、この実施の形態1によれ ば、拡張命令を導入することなく汎用コントローラ用の られている論理デバイスへのデータ転送を実行するよう にしたので、論理デバイスとともに半導体集積回路に形 成するコントローラとして汎用コントローラを使用する ことができ、コストを低減することができるという効果 が得られる。

【0032】なお、上記実施の形態1においては、3パ ス構成を採用しているがバスの構成は3バス構成に限定 されるものではない。

【0033】実施の形態2. 図3は、この発明の実施の イル23の記憶領域R1の値と記憶領域R2の値との和 20 形態2による半導体集積回路におけるコントローラ2の 命令実行部11および周辺ロジック部18、並びにプロ グラマブルロジック部3を示すブロック図である。な お、その他の構成要素については、実施の形態1のもの と同様であるので、その説明を省略する。また、命令実 行部11は、実施の形態1のものに限定されるものでは なく、他の汎用コントローラの命令実行部(ALU、各 種レジスタなど命令の実行に関連する部分)を使用して もよい。

【0034】図において、13および71はシステムバ Bを介してプログラマブルロジック部3のレジスタ42 30 スとしてのデータバスおよびアドレスバス (図1には図 示せず)であり、72は命令実行部11、周辺ロジック 部18およびプログラマブルロジック部3に接続された 制御線である。

> 【0035】プログラマブルロジック部3において、4 1は、それぞれが所定の演算を実行する所定の数のロジ ックブロックを有するプログラマブルロジックアレイで あり、61はプログラマブルロジックアレイ41のうち の所定のロジックブロックにそれぞれ接続されるととも に、データバス13に接続された複数のデータレジスタ を供給されるデータレジスタ61を選択するためのアド レスを供給され、記憶するアドレスレジスタであり、6 3は、制御線72に接続され、制御線72を介して供給 される制御信号に応じてプログラマブルロジック部3の 各部を制御するとともに、プログラマブルロジック部3 における処理の状態(例えば演算の終了した状態など) に応じて命令実行部11に割込信号を出力する制御部で ある。

【0036】次に動作について説明する。命令実行部1

所定の演算を実行させる場合、システムバスに接続され た周辺ロジック部18との間で実行するデータの授受の 命令と同一の命令に基づいて、まず、アドレスバス71 を介してアドレスレジスタ62に、実行させる演算に対 応するロジックブロックに接続されたデータレジスタ6 1を選択するためのアドレスを供給する。その後、命令 実行部11は、データバス13を介して、アドレスレジ スタ62の値で指定されるデータレジスタ61にデータ を供給する。

対応するロジックブロックは、そのデータレジスタ61 のデータに対して所定の演算を実行し、その演算の結果 を所定のデータレジスタ61に格納する。

【0038】プログラマブルロジックアレイ41におけ る演算が終了すると、制御部63は割込信号を命令実行 部11に出力する。

【0039】命令実行部11は、プログラマブルロジッ ク部3からの割込信号を受け取ると、プログラマブルロ ジック部3のデータレジスタ61のうちの演算結果が格 納されたものから、データバス13を介して、その演算 20 シーケンサとしてもよい。 結果を読み出す。

【0040】以上のように、この実施の形態2によれ ば、実施の形態1による効果と同様の効果が得られる 他、コントローラ2のシステムバスにプログラマブルロ ジック部3を接続するようにしたので、周辺ロジック部 18と同様にして簡単にプログラマブルロジック部3を コントローラ2に付加することができるという効果が得 られる。

【0041】なお、上記半導体集積回路においては、コ ク部3がシステムバスを介して接続されているが、例え ぱキャッシュメモリなどのコントローラ2の内部メモリ が接続されているバスにプログラマブルロジック部3を 接続するようにしてもよい。例えばコントローラ2に1 次キャッシュメモリおよび2次キャッシュメモリが設け られる場合、2次キャッシュメモリに接続されるバスの バス幅は、命令実行部11の2次キャッシュメモリへの アクセス速度が命令実行部11に接続されるバスのバス クロックより遅いことに起因して発生するレイテンシを 抑制するために、命令実行部11に接続されるバスのバ 40 ス幅より広く設計されることが多い。その場合、命令実 行部11に接続されるバスのバス幅より広い、2次キャ ッシュメモリに接続されているバスにプログラマブルロ ジック部3を接続させる。 このようにバス幅の広いバス にプログラマブルロジック部3を接続することにより、 プログラマブルロジック部3へ多くのデータを転送する 場合に、転送時間を短縮することができるという効果が 得られる。

【0042】また、このときプログラマブルロジック部 3に接続されるメモリはキャッシュメモリに限定される 50! X. 13Yの構成を示すブロック図である。なな、その!

ものではなく、例えばブリンタへのキューを蓄積するメ モリなどの特殊用途のバッファメモリでもよい。

【0043】実施の形態3. 図4は、この発明の実施の 形態3による半導体集積回路におけるコントローラ2の 命令実行部11、プログラマブルロジック部3およびス レーブコントローラ75を示すブロック図である。な お、その他の構成要素については、実施の形態2のもの と同様であるので、その説明を省略する。

【0044】図において、3は、システムバスとしての 【0037】データが供給されたデータレジスタ61に 10 データバス13およびアドレスバス71に接続されたプ ログラマブルロジック部である。11は、システムバス としてのデータバス13およびアドレスバス71、並び に制御線72に接続された命令実行部であり、75は、 命令実行部11とは独立してプログラマブルロジック部 3を制御し、ブログラマブルロジック部3へのデータの 供給、プログラマブルロジック部3の回路構成の変更な どを実行するスレーブコントローラである。なお、スレ ープコントローラ75は、プログラムに従って動作する プロセッサとしてもよいし、プログラムを必要としない

> 【0045】次に動作について説明する。まず、命令実 行部11により制御線72を介してスレープコントロー ラ75に所定の制御信号が供給されてスレーブコントロ ーラ75が起動される。スレーブコントローラ75は、 予め設定された制御パターンに基づいてプログラマブル ロジック部3を制御し、その制御を完了すると、命令実 行部11に割込信号を出力する。

【0046】例えば、スレーブコントローラ75は、予 め設定された制御パターンに基づいて、プログラマブル ントローラ2の命令実行部11とプログラマブルロジッ 30 ロジック部3の回路構成を変更したり、データバス13 を介してデータメモリ14からデータを直接読み出した りする。すなわち、スレーブコントローラ75はデータ メモリ14からのデータのDMA(Direct Memory Acce ss) 転送を実行する。

> 【0047】また、プログラマブルロジック部3に、よ り複雑な動作を実行させるための制御バターンをスレー ブコントローラ75に供給することにより、複数種類の 演算の実行、繰返し演算、条件分岐などの複雑な動作を 実行させてもよい。

【0048】以上のように、この実施の形態3によれ は、実施の形態1による効果と同様の効果が得られる 他、プログラマブルロジック部3 に、より複雑な動作を 実行させることができ、またデータのDMA転送を実行 することができ、データ転送の効率や計算の効率を向上 させることができるという効果が得られる。

【0049】実施の形態4. 図5は、この発明の実施の 形態4による半導体集積回路におけるコントローラ2の 命令実行部11およびローカルメモリ14X、14Y、 プログラマブルロジック部3、並びにデータバス13

他の構成要素については、実施の形態1のものと同様で あるので、その説明を省略する。

【0050】3は、データバス13X,13Yに接続さ れたプログラマブルロジック部である。11は、データ バス13X、13Yに接続され、汎用のデジタルシグナ ルプロセッサの回路構成と同様の回路構成を有する、コ ントローラ2の命令実行部であり、14Xは、例えば図 1のデータメモリ14の所定の記憶領域に設けられ、デ ータバス13Xに接続されたローカルメモリ(第1のメ 4の所定の記憶領域に設けられ、データパス13Yに接 続されたローカルメモリ (第2のメモリ) である。

【0051】命令実行部11において、81Xは、デー タバス13×に接続され、データバス13×を介して供 給されるデータを記憶し、乗算器32およびセレクタ8 3に供給するレジスタ (第3のレジスタ) であり、81 Yは、データパス13Yに接続され、データパス13Y を介して供給されるデータを記憶し、乗算器32および セレクタ34に供給するレジスタ(第4のレジスタ)で

【0052】32は、レジスタ81X、81Yに接続さ れ、レジスタ81Xの値とレジスタ81Yの値との積を 計算し、セレクタ83およびセレクタ86に出力する乗 算器(演算部)であり、83は、乗算器32からのデー タおよびレジスタ8 1 Xからのデータのいずれかを、デ コードされた命令に応じて加算器35に出力するセレク タ(演算部)であり、34は、レジスタ81Yからのデ ータおよびレジスタ37からのデータのいずれかを加算 器35に出力するセレクタ(演算部)である。

【0053】35は、セレクタ83からのデータとセレ 30 クタ34からのデータとの和を計算し、セレクタ86に 出力する加算器(演算部)であり、86は、加算器35 からのデータおよび乗算器32からのデータのいずれか をレジスタ37に格納するセレクタ (演算部) であり、 37は、セレクタ36からのデータを記憶し、セレクタ 34およびデータバス13X、13Yに適宜出力するレ ジスタである。

【0054】プログラマブルロジック部3において、9 1Xは、データパス13Xに接続されたレジスタ(第1 のレジスタ) であり、91 Yは、データパス13 Yに接 40 続されたレジスタ (第2のレジスタ) であり、41は、 レジスタ91X、91Yのデータに対して所定の演算を 実行し、その演算の結果をレジスタ92に格納するプロ グラマブルロジックアレイであり、92は、プログラマ ブルロジックアレイ41およびデータバス13X、13 Yに接続され、プログラマブルロジックアレイ41の演 算結果を記憶するレジスタである。

【0055】次に動作について説明する。命令実行部1 1において演算を実行する場合には、ローカルメモリ1 4×からデータバス13×を介してレジスタ81×にデ 50 できる。

ータが供給されるとともに、ローカルメモリ14Yから データバス13Yを介してレジスタ81Yにデータが供 給される。乗算器32、加算器35、およびセレクタ3 4.83.86は、デコードされた命令に応じて動作 し、命令に対応する演算を実行する。そして、その演算 結果は、レジスタ37からデータバス13X、13Yを 介してローカルメモリ14X、14Yに格納される。 【0056】一方、プログラマブルロジック部3におい て演算を実行する場合には、命令実行部11は、データ モリ) であり、14 Yは、例えば図1のデータメモリ1 10 転送命令 (上述のLD命令) をデコードし、そのデータ 転送命令に応じて、ローカルメモリ14Xからデータバ ス13Xを介してプログラマブルロジック部3のレジス タ91Xにデータを転送させるとともに、ローカルメモ リ14 Y からデータバス13 Y を介してレジスタ91 Y にデータを転送させる。

> 【0057】プログラマブルロジックアレイ41は、レ ジスタ91X、91Yにデータが供給されると、そのデ ータに対して所定の演算を実行し、その演算の結果をレ ジスタ92に格納する。

20 【0058】そして、命令実行部11は、データ転送命 令に基づいてプログラマブルロジック部3のレジスタ9 2から演算結果をローカルメモリ14X、14Yに転送

【0059】以上のように、この実施の形態4によれ ば、実施の形態1による効果と同様の効果が得られる 他、2つのローカルメモリ14X、14Yと、命令実行 部11の2つのレジスタ81X、81Yおよびプログラ マブルロジック部3の2つのレジスタ91X、91Yと を、それぞれ2つの独立したデータバス13X,13Y で接続するようにしたので、2つのデータに対して積和 演算を連続して実行するような場合には、2つのデータ の転送を並行して実行することができ、計算を効率よく 実行することができるという効果が得られる。すなわ **ち、これらのローカルメモリ14X、14Y、データバ** ス13X、13Yを使用してパイプライン処理を実行す る場合にもストールすることなく計算を実行することが できる.

【0060】とのような積和演算を連続して実行する応 用例としては、リードソロモン符号の復号化が考えられ る。例えば「A 40-MHz Encoder-Decoder Chip Generali zedBy A Reed-Solomon Code Compiler J (P. Ton g 著、CICC 13-5-1、1990年) に記載さ れているように、リードソロモン符号についての符号化 /復号化を実行する場合には、ガロワ体上の要案に対す る積和演算が実行される。したがって、このような通常 の演算とは異なるガロワ体上の要素に対する演算をプロ グラマブルロジック部3が実行するようにすることによ り、効率よくそのような演算を実行することができ、さ らに、その演算結果をコントローラ2で利用することが

【0061】実施の形態5.図6は、この発明の実施の : 形態5による半導体集積回路におけるコントローラ2の : 命令実行部11、プログラマブルロジック部3およびデ ータバス13X、13Yの構成を示すブロック図であ る。なお、その他の構成要素については、実施の形態4 のものと同様であるので、その説明を省略する。

【0062】11は、図1のデータバス13としてのデ ータバス13X、13Yに接続され、汎用のデジタルシ グナルプロセッサの回路構成と同様の回路構成を有する してのデータバスである。なお、この実施の形態5にお いては、プログラマブルロジック部3は、データバス1 3X、13Yには接続されていない。

【0063】命令実行部11において、31Xは、デー タバス13Xに接続され、データバス13Xを介して供 給されるデータを記憶し、命令実行部 1 1 に供給される 命令の種類に応じて、そのデータをプログラマブルロジ ック部3に出力するか、あるいは、乗算器32およびセ レクタ33に供給するレジスタ部(レジスタ、供給手 段) であり、31Yは、データバス13Yに接続され、 データバス13Yを介して供給されるデータを記憶し、 命令実行部11に供給される命令の種類に応じて、その データをプログラマブルロジック部3に出力するか、あ るいは、乗算器32およびセレクタ34に供給するレジ スタ部(レジスタ、供給手段)である。

【0064】32は、レジスタ部31X、31Yに接続 され、レジスタ部31Xからのデータとレジスタ部31 Yからのデータとの積を計算し、セレクタ33およびセ レクタ36に出力する乗算器であり、33は、乗算器3 2からのデータ、レジスタ部31Xからのデータ、およ びプログラマブルロジック部3からのデータのいずれか を加算器35に出力するセレクタ(演算部、出力手段) であり、34は、レジスタ部31Yからのデータおよび レジスタ37からのデータのいずれかを加算器35に出 力するセレクタ(演算部)である。

【0065】35は、セレクタ33からのデータとセレ クタ34からのデータとの和を計算し、セレクタ36に 出力する加算器であり、36は、加算器35からのデー タ、乗算器32からのデータ、およびプログラマブルロ 納するセレクタ(演算部、出力手段)であり、37は、 セレクタ36からのデータを記憶し、セレクタ34およ びデータパス13X、13Yに適宜出力するレジスタで ある。

【0066】プログラマブルロジック部3において、4 1は、所定の数のロジックブロックで構成され、所定の ロジックブロックと命令実行部 1 1 のレジスタ部 3 1 X. 31 Yがそれぞれ接続され、所定のロジックブロッ クと命令実行部11のセレクタ33,38が接続された プログラマブルロジックアレイである。

【0067】次に動作について説明する。 インストラク ションバス15を介して命令が命令実行部11に供給さ れ、その命令がデコードされ、その命令のオペランドに 対応するデータがレジスタ部31X、31Yに供給され ると、レジスタ部31X、31Yは、デコードされた命 令が所定の命令である場合、プログラマブルロジック部 3のプログラマブルロジックアレイ41 にそのデータを 出力する。

【0068】プログラマブルロジック部3にデータが供 命令実行部であり、13X、13Yは、システムバスと 10 給された場合、プログラマブルロジックアレイ41は、 そのデータに対して所定の演算を実行し、その演算の結 果をセレクタ33、36に出力する。

> 【0069】デコードされた命令が所定の命令である場 合、セレクタ33は、プログラマブルロジック部3から のデータを加算器35に出力し、セレクタ36は、プロ グラマブルロジック部3からのデータをレジスタ37亿 格納する。

【0070】一方、レジスタ部31X,31Yは、デコ ードされた命令がその所定の命令以外の命令である場 20 合、そのデータを乗算器32、および、セレクタ33. 34に供給する。乗算器32は、それらのデータの積を 計算し、セレクタ33およびセレクタ36に出力する。 この場合、セレクタ33は、デコードされた命令に応じ て、レジスタ部31Xからのデータまたは乗算器32か らのデータを加算器35に出力する。また、セレクタ3 4は、デコードされた命令に応じて、レジスタ部31Y からのデータまたはレジスタ37からのデータを加算器 35に出力する。

【0071】そして、加算器35は、セレクタ33から |30|| のデータとセレクタ34からのデータとの和を計算し、 セレクタ36に出力する。セレクタ36は、この場合、 デコードされた命令に応じて乗算器32からのデータま たは加算器35からのデータをレジスタ37に格納す

【0072】以上のように、この実施の形態5によれ ば、所定の命令についてだけプログラマブルロジック部 3で処理するようにし、命令の種類に応じてデータをブ ログラマブルロジック部3に供給するようにしたので、 データ転送のための拡張命令を追加する必要がなく、論 ジック部3からのデータのいずれかをレジスタ37に格 |40% 理デバイスとともに半導体集積回路に形成するコントロ ーラとして汎用コントローラを使用することができ、コ ストを低減することができるという効果が得られる。

> 【0073】実施の形態6. 図7に示すように、上記実 施の形態1から実施の形態5においては、同一のチップ ダイ101Aにコントローラ2とともに論理デバイスと してのプログラマブルロジック部3が形成されている が、論理デバイスに実行させる演算が変更されない場合 には、プログラマブルロシック部3の代わりに、その演 算に対応した通常のゲートアレイ部(論理デバイス)1 50 03を形成するようにしてもよい。また、論理デバイス

のうち、演算が変更されない部分だけゲートアレイとし て、演算が変更される部分をプログラマブルロジックと して形成するようにしてもよい。

15

[0074]以上のように、この実施の形態6によれ ば、演算が変更されない部分については、通常のゲート アレイを、コントローラ2とともに形成するようにした ので、論理デバイスをすべてプログラマブルロジックで 構成する場合より、ゲート数が少なくなり、ひいてはチ ップ面積を削減することができ、チップの歩留まりの向 上、およびコストの低減が可能になるという効果が得ら 10 れる。

【0075】なお、上記実施の形態1から実施の形態5 において、プログラマブルロジック部3で、通常の乗算 器を構成することにより、乗算器を有さないマイクロコ ントロールユニットに乗算機能を付加することができ る。また、プログラマブルロジック部3で、DRAMコ ントローラを構成することにより、DRAMコントロー ラを有さないマイクロコントロールユニットにDRAM を制御するための機能を付加することができる。

[0076]

【発明の効果】以上のように、この発明によれば、コン トローラが、汎用コントローラの命令セットだけに基づ いて、論理デバイスに対するデータの授受を実行するよ うに構成したので、論理デバイスとともに半導体集積回 路に形成するコントローラとして汎用コントローラを使 用することができ、コストを低減することができるとい う効果がある。

【0077】との発明によれば、論理デバイスが、コン トローラのシステムバスに接続され入力されるデータを 記憶するレジスタまたはメモリを有し、コントローラ が、システムバスに接続された周辺回路との間で実行す るデータの授受の命令と同一の命令に基づいて、論理デ バイスのレジスタまたはメモリに対してデータの授受を 実行するように構成したので、周辺回路と同様にして簡 単に論理デバイスをコントローラに付加することができ るという効果がある。

【0078】との発明によれば、システムバスに接続さ れたメモリと、コントローラとは独立に動作し、メモリ と論理デバイスとの間のデータの入出力を制御するスレ ーブコントローラとを備えるようにしたので、データの 40 ロジック部およびスレーブコントローラを示すブロック DMA転送を実行することができ、データ転送の効率や 計算の効率を向上させることができるという効果があ

【0079】この発明によれば、所定の第1および第2 のバスにそれぞれ接続され、演算命令に対応する2つの オペランドのデータをそれぞれ記憶する第1および第2 のメモリを備え、論理デバイスが、第1のバスに接続さ れた第1のレジスタと、第2のバスに接続された第2の レジスタと、第1および第2のレジスタの値に対して所 定の演算を実行する演算部とを有し、コントローラが、

第1のバスに接続された第3のレジスタと、第2のバス で接続された第4のレジスタと、演算命令に対応する演 算を第3 および第4 のレジスタの値に対して実行する演 算部とを有し、第3 および第4のレジスタに対して実行 するデータ転送の命令と同一の命令に基づいて、第1お よび第2のバスを介して、第1 および第2のメモリから 論理デバイスの第1および第2のレジスタへのデータ転 送を実行するようにしたので、2つのデータに対して積 和演算を連続して実行するような場合には、2つのデー タの転送を並行して実行することができ、計算を効率よ く実行することができるという効果がある。

16

【0080】との発明によれば、コントローラが、所定 の命令セットの各命令に対応する演算を実行する演算部 と、演算における2つのオペランドのデータを記憶する 2つのレジスタと、2つのレジスタに記憶されたオペラ ンドのデータを、命令の種類に応じて、論理デバイスお よび演算部のいずれか一方に供給する供給手段と、命令 の種類に応じて論理デバイスによる演算の結果または演 算部による演算の結果をその命令に対する演算結果とし 20 て出力する出力手段とを有し、論理デバイスが、供給手 段により供給されたオペランドのデータに対して所定の 演算を実行し、その演算の結果を出力手段に出力するよ うにしたので、データ転送のための拡張命令を追加する 必要がなく、論理デバイスとともに半導体集積回路に形 成するコントローラとして汎用コントローラを使用する ことができ、コストを低減することができるという効果 がある。

【図面の簡単な説明】

【図1】 との発明の実施の形態1による半導体集積回 30 路の構成例を示すブロック図である。

【図2】 図1の半導体集積回路の命令実行部とプログ ラマブルロジック部の詳細な構成を示すブロック図であ る。

【図3】 この発明の実施の形態2による半導体集積回 路におけるコントローラの命令実行部および周辺ロジッ ク部、並びにプログラマブルロジック部を示すブロック 図である。

【図4】 この発明の実施の形態3による半導体集積回 路におけるコントローラの命令実行部、プログラマブル 図である。

【図5】 この発明の実施の形態4による半導体集積回 路におけるコントローラの命令実行部およびローカルメ モリ、プログラマブルロジック部、並びにデータバスの 構成を示すブロック図である。

【図6】 との発明の実施の形態5による半導体集積回 路におけるコントローラの命令実行部、プログラマブル ロジック部およびデータバスの構成を示すブロック図で ある。

50 【図7】 コントローラとともにゲートアレイ部を形成

17

した半導体集積回路の一例を説明する図である。 【図8】 従来の半導体集積回路の構成を示すブロック 図である。


【符号の説明】

1 半導体集積回路、2 コントローラ、3 プログラ 部)、42A、42B、42Cレジスタ、マブルロジック部(論理デバイス)、13 データバス スバス(システムバス)、75 スレース (システムバス)、14X ローカルメモリ(第1のメ ラ、81X レジスタ(第3のレジスタ)をリ)、14Y ローカルメモリ(第2のメモリ)、2 ジスタ(第4のレジスタ)、91X レジスタ)、91X レジスタ)、91Y レジスタ(第2のレンドバス(内部バス)、24C デスティネーションバ 10 03 ゲートアレイ部(論理デバイス)。ス(内部バス)、31X、31Y レジスタ部(レジス*

* タ、供給手段)、32 乗算器(演算部)、33,36 セレクタ(演算部、出力手段)、34,83,86 セレクタ(演算部)、35 加算器(演算部)、41 プログラマブルロジックアレイ(論理デバイス演算 部)、42A,42B,42Cレジスタ、71 アドレ スバス(システムバス)、75 スレーブコントロー ラ、81X レジスタ(第3のレジスタ)、81Y レ ジスタ(第4のレジスタ)、91X レジスタ(第1の レジスタ)、91Y レジスタ(第2のレジスタ)、1


18

(図1)—100




3 : プログラマブルロジック部 (論理デバイス) 13 : データパス (システムパス)

[図2]




23:レジスタファイル 24A,24B:ソースオペランドパス (内部パス) 24C:デスティネーションパス (内部パス) 41:プログラマブルロジックアレイ (論@デパイス核算部) 42A,42B,42C:レジスタ


【図3】



【図4】




[図5] -566




14X:ローカルメモリ (第1のメモリ) 85: 加算器 (資票額) 14Y:ローカルメモリ (第2のメモリ) 81X:レジスタ (第3のレジスタ) 32:乗算器 (演算部) 81Y:レジスタ (第4のレジスタ) 34,83,86:セレクタ (演算部) 91X:レジスタ (第1のレジスタ) 91Y: レジスタ (第2のレジスタ)


[図8]



[26] - Ecc



[図7]



Citation 1:

JP Patent Application Disclosure No. 11-307725 - Nov. 5, 1999

Patent Application No. 10-111202 - April 21, 1998

Priority: none

Applicant: Mitsubishi Denki K.K., Tokyo, Japan

Title: Semiconductor integrated circuit

Detailed Description of the Invention:

[Abstract]

(Problem to be solved:) In the case of forming a controller and logic devices on one and the same chip die, it has been difficult to use a general-purpose controller intact.

(Means for Solution:) On the basis of a data transfer command, the values in predetermined storage regions of a register file 23 are transferred to the registers 42A, 42B of a programmable logic section 3 through source operand buses 24A, 24B. When said values are transferred to the registers 42A, 42B, a programmable logic array 41 executes a predetermined calculation with respect to said values and stores the result of said calculation in a register 42C. The value thus stored in the register 42C is transferred to a predetermined region of the register file 23 on the basis of a data transfer command.

.

[Detailed Description of the Invention]

. . . .

[0049] Embodiments 4.

Fig. 5 is a block diagram which shows the constitutional arrangement of the command execution section 11 and the local memories 14X, 14Y of the controller 2, a programmable logic section 3, and the data buses 13X, 13Y in the semiconductor integrated circuit according to a fourth embodiment of the present application.

[0057] The programmable logic array 41 executes, when data are fed to the registers 91X, 91Y, a predetermined calculation concerning said data and stores the resust of said calculation into the register 92.

[0058] Then, the command execution portion 11 transmits, by a data transfer command, the result of calculations to the local memory 14X, 14Y, from a register 92 in the programmable logic portion 3.

[0061] Embodiments 5.

Fig. 6 is a block diagram showing the constitutional arrangement of the command execution section 11 of a controller 2, a programmable logic section 3 and data buses 13X, 13Y in the semiconductor integrated circuit according to Embodiment 5 of the present invention.

[0062] The command execution section 11 is connected to the data buses 13X, 13Y corresponding to the data bus 13 shown in Fig. 1 and has a circuit arrangement similar to the circuit arrangement of a general digital signal processor, and said data buses 13X, 13Y are system buses arranged as system buses. Further, in this Embodiment 5, the programmable logic section 3 is not connected to the data buses 13X, 13Y.

[0063] In the command execution section 11, the reference symbol 31X designates a register section (a register and a feed means) which is connected to the data bus 13X so as to store the data fed through the data bus 13X and which outputs said data to the programmable logic section 3 or to a multiplier 32 and a selector 33 in accordance with the kind of the commands fed to the command execution portion 11, while the reference symbol 31Y is a register section (a register and a feed means) which is connected to the data bus 13Y so as to store the data fed through the data bus 13Y and outputs said data to the programmable logic section 3 or feeds said data to the multiplier 32 and a selector 34 in accordance with the kind of the command fed to the command execution section 11.

[0064] The multiplier 32 is connected to the register sections 31X and 31Y so as to calculate the product of the data from the register section 31X and the data from the register section 31Y and outputs said product to the selector 33 and a selector 36. Said selector 33 is a selector (a logic operation section and an output means) which outputs, to an adder 35, the data from the multiplier 32, the data from the multiplier 32, the data from the register section 31X, or the data from the programmable logic section 3. Said selector 34 is a selector (a logic

operation section) which outputs, to the adder 35, the data from the register section 31Y or the data from a register 37.

[0065] The adder 35 is an adder for calculating the sum of the data from the selector 33 and the data from the selector 34 and outputs the thus obtained sum to the selector 36. The selector 36 is a selector (a logic operation selector and an output means) which stores, in the register 37, the data from the adder 35, the data from the multiplier 32 or the data from the programmable logic section 3. Further, the register is a register which stores therein the data from the selector 36 and suitably outputs the thus stored data to the selector 34 and the data buses 13X, 13Y.

[0066] In the programmable logic section 3, reference numeral 41 designates a programmable logic array which is comprised of a predetermined number of logic blocks, and predetermined logic blocks and the register sections 31X, 31Y of the command execution section 11 are connected to each other, respectively, and further, a predetermined logic block and the selectors 33, 36 of the command execution section 11 are connected to each other.

[0067] Next, the operation of the semiconductor integrated

circuit according to this embodiment will be described. An instruction is fed to the command execution section 11 through the instruction bus 15 (See Fig. 1), and then, said command is decoded; and, when the data corresponding to the operand of said command are fed to the register sections 31X, 31Y, said register sections 31X, 31Y output said data to the programmable logic array 41 of the programmable logic section 3 in case the decoded command has turned out to be a predetermined command.

[0068] In case data are fed to the programmable logic section 3, the programmable logic array 41 executes a predetermined logic operation concerning said data and outputs the result of said logic operation to the selectors 33, 36.

[0069] In case the decoded command is a predetermined command, the selector 33 outputs the data received from the programmable logic portion 3 to the adder 35, and the selector 36 stores, in the register 37, the data sent from the programmable logic section 3.

[0070] On the other hand, in case the decoded command is a command other than the predetermined command, the register sections 31X, 31Y feed said data to the multiplier 32 and the selectors 33, 34. The multiplier 32 calculates the product of these data and

outputs the resulting product to the selector 33 and the selector 36. In this case, the selector 33 outputs, in accordance with the decoded command, the data from the register section 31% or the data from the multiplier 32 to the adder 35. Further, the selector 34 outputs the data from the register 31% or the data from the register 37 to the adder 35 in accordance with the command decoded.

[0071] Then, the adder 35 calculates the sum of the data from the selector 33 and the data from the selector 34 and outputs the thus obtained sum to the selector 36. In this case, the selector 36 stores the data from the multiplier 32 or the data from the adder 35 in the register 37 in accordance with the decoded command.

[0072] As has been stated above, according to this Embodiment 5, the data are processed in the programmable logic portion 3, only in the case of a predetermined command; and the data are fed to the programmable logic portion 3 in accordance with the kind of commands. Therefore, it is not necessary any more to add an expansion command for data transfer, and further, a general-purpose controller can be used as the controller which is formed in the semiconductor integrated circuit together with the logic device. Thus, there can be obtained the effect that

the costs can be reduced.

(In Figs. 1, 5 and 6)

- 100 .. Fig. 1, which is a block diagram showing an exemplary constitutional arrangement of the semiconductor integrated circuit according to Embodiment 1 of the present invention.
 - 1 .. Semiconductor integrated circuit
 - 2 .. Controller
 - 3 .. Programmable logic section
 - 11 .. Command execution section
 - 13 .. Data bus (system bus)
 - 14 .. Data memory
 - 15 .. Instruction bus
 - 16 .. Instruction memory
 - 17 .. Bus controller
 - 18 .. Peripheral logic section
- 500 .. Fig. 5
 - 13X .. Data bus
 - 13Y .. Data bus
 - 14X .. Local memory (first memory)
 - 14Y .. Local memory (second memory)
 - 32 .. Multiplier (arithmetic operation section)

- 34, 83, 86 .. Selectors (arithmetic operation section)
- 35 .. Adder (arithmetic operation section)
- 81X .. Register (third register)
- 81Y .. Register (fourth register)
- 91X .. Register (first register)
- 91Y .. Register (second register)
- 600 .. Fig. 6
 - 31X, 31Y .. Register sections (registers and feed means)
 - 33, 36 .. Selectors (Arithmetic operation sections and output means)